# This Page Is Inserted by IFW Operations and is not a part of the Official Record

## **BEST AVAILABLE IMAGES**

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

## IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

## PATENT ABSTRACTS OF JAPAN

(11) Publication number:

11-266155

(43) Date of publication of application: 28.09.1999

(51) Int. Cl.

(21) Application number: 10-069057

(71) Applicant: MITSUBISHI ELECTRIC CORP

(22) Date of filing:

18. 03. 1998


(72) Inventor: TAKAHASHI TAKANORI

## (54) METHOD AND CIRCUIT FOR PHASE COMPENSATION

### (57) Abstract:

PROBLEM TO BE SOLVED: To prevent spuriousness from being generated in a rear step by preventing a phase error from occurring periodically at the decimal frequency-dividing.

SOLUTION: A charge is accumulated in a charge accumulation capacitor 7b, by turning on a charge accumulation switch 7a and turning off a pulse generation switch 7c. Next, when accumulation of the charge is completed, the charge accumulation switch 7a is turned off, a switch 7x of the pulse generation switch 7c, which is connected to the capacitor with an accumulated desired charge at a timing in which the phase error signal is generated from the phase comparator, is turned on, and the charge accumulated in the capacitor 7b is outputted as a phase compensation pulse, and is injected into the phase error signal by an adder 8 to perform phase compensation.



## LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration)

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]
[Date of extinction of right]

Copyright (C); 1998, 2003 Japan Patent Office

(19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出顧公園番号

## 特開平11-266155

(48)公開日 平成11年(1998) 9月28日

(51) Int.CL\*

HOBL 7/197

識別記号

FΙ

HOSL 7/18

Α

審査請求 未請求 請求項の数5 OL (全 6 頁)

(21) 出意書号

(22)出面日

特徵平10-69057

.

平成10年(1999) 3月18日

(71)出版人 000008013

三賽電機株式会社

東京都千代田区丸の内二丁目2番3号

(72) 発明者 高橋 貴紀

東京都千代田区九の内二丁目2番3号 三

姜電機株式会社内


(74)代理人 弁理士 宮圃 純一

## (54) 【発明の名称】 位相補償方法及び位相補償回路

## (57) 【要約】

【課題】 小数点分周時に周期的に位相誤差が発生しないようにして後段にスプリアスが発生しないようにする。

【解決手段】 電荷蓄積用スイッチ部7 a をオンとして、パルス発生用スイッチ部7 c を切ることで電荷蓄積用容量部7 b に電荷を蓄積する。次に、電荷の蓄積が終わったところで電荷蓄積用スイッチ部7 a をオフとし、位相比較器から位相認差信号が発生するタイミングに合わせ所望の電荷が蓄積された容量につながったパルス発生用スイッチ部7 c のスイッチ7 x をオンして電荷蓄積用容量部7 b に蓄積されていた電荷を位相補償パルスとして出力し、加算器8 により位相誤差信号に注入することで位相補償を行う。



**(2)** 

特開平11-266155

1

#### 【特許請求の範囲】

【請求項1】 周波数シンセサイザでの小数点分周時に 周期的に発生する位相誤差をあらかじめ予測し、この予 **補した位相誤差を打ち削すようなパルスを注入するよう** にして、周期的に現れる位相誤差信号を相殺するように したことを特徴とする位相補償方法。

【請求項2】 分数分周方式の周波数シンセサイザを使 用するときに生じる位相誤差信号の出力電荷を相殺する **電荷を蓄積してパルスを完生させる位相補償パルス発生** 手段と、発生したパルスを位相誤差信号に加算し位相誤 10 差信号を相殺する加算手段とを備えたことを特徴とする 位相補償回路。

【請求項3】 位相補償パルス発生手酸は、位相誤差の 値を一周期の分数倍で表わしたときの分子の計算を行う アキュムレータと、この計算結果の出力にもとづくパル ス発生のタイミングに合わせてバルス発生用スイッチ手 段を制御するフリップフロップより成る請求項 2 に記載 の位相補償回路。

【請求項4】 分数分周方式の周波数シンセサイザを使 用するときに生じる位相誤差信号の出力電荷を相殺する 20 た場合、出力周波数FOは次式で表すことができる。 電荷を蓄積して、パルスを発生させる位相補償パルス発 生手段と、周波数シンセサイザの出力段に接続される電 圧制御発振器と、上記電圧制御発振器の出力周被数に反 比例した常圧を発生させる周波数電圧変換器と、上記位 相補償パルス発生手段の出力と周波数電圧変換器の出力 低圧とを乗算する乗算手段と、この乗算手段で増幅され たパルスを上記位相誤差信号に加算し位相誤差信号を相 殺する加算手段とを備えたことを特徴とする位相補償回 路.

【請求項5】 分数分周方式の周波数シンセサイザを使 30 用するときに生じる位相誤差信号の出力電荷を相殺する 電荷を蓄積して、パルスを発生させる位相補償パルス発 生手段と、周波数シンセサイザの出力段に接続される電 圧制御発振器と、上記電圧制御発振器の入力を増幅する パッファアンプと、上記位相補債パルス発生手段の出力 と、上記パッファアンプの出力とを乗算する乗算手段 と、この乗算手段で増幅されたパルスを上記位相選差信 号に加算し位相楽差信号を相殺する加算手段とを備えた ことを特徴とする位相補償回路。

#### 【発明の詳細な説明】

[0001]

【免明の属する技術分野】この発明は、分数分周方式の 周波数シンセサイザを使用するときに生じる位相誤差の 補償に関するものである。

【0002】図8は従来の分数分周方式の周波数シンセ サイザのブロック図である。図8において、1は2入力 の位相を検出する位相比較器であって、周波教差を検出 するものに代えてもよい。2は上記位相比較器1で待ら れる位相差を積分して位相誤差1に相当する大きさの位 LPF2の出力である直旋電流(あるいは電圧)で発振 電流を可変することができる電圧制御免扱器(VC 〇)、4は可変分周器、5はこの可変分周器4の出力で ある分周数を制御する分周数切換回路である。

【0003】次に動作について説明する。いま、分周数 切換回路 5 に入力する分周数 (整数部)をN、分周数 〈小数点部〉をn、基準周波数をFR、出力周波数をF O. 出力周波数を可変分周器4で分周した周波数をFV とする。まず、位相比較器1で基準周波数FRと分周の 周波数FVの位相差を検出し、位相情報をLPP2に出 力する。LPF2では位相誤差の信号を積分することで 遺滅電流に変換する。VCO3は入力された電流値にし たがって周波数FOで発振を行う。VCO3で発掘した 信号を可変分周器4で分周し、周波数FVの信号を生成 する。この時、分周数の設定を分周数切換回路5で時間 軸上に可変することにより、見かけ上分周数を小数点以 下まで広げている。分周数切換回路5で生成した信号を 再び位相比較器1に帰還することにより、出力周波数F 〇を安定化させている。以上のルーブが完全にロックし

 $FO = (N+n) \times FR \cdot \cdot \cdot (1)$ このとき、小数点以下の分周数mは分子、分母がそれぞ れ整数の分数で表現することができ次式のようになる。 • • • (2) n=m/M

m、Mは整数

Mを固定とし、少数点以下部の設定をmで行う場合、周 波数分解能は、

 $(1/M) \times FR$ . . . (3)

となりFOは(1/M)×FRの周波数ステップで変化 させることができる。

[0004]

【発明が解決しようとする課題】従来の分数分周方式の 周波数シンセサイザは以上のように構成されており、見 かけ上周波数を小数で分周しているためFVの波形に位 相訳差が生じている。図9に示すようにN(茶敷)+1 /4分周を実現するための分周比を4周期を1組とし て、N. N. N. N+1と変化している。このためFV の1~3周期目まで基準周波数FRに対して位相誤差 a、b、cを生じる。このことが後段のVCOにスプリ 40 アスを発生させてしまう要因となり、フィルタ等を用い て半導体集積回路の外部で抑制する必要性があった。

【0005】この発明は上記のような問題点を解決する ためになされたもので小数点分周時に周期的に現れる位 相談免信号のスプリアスを発生させることなく補償する ことを目的とする。

[0006]

【碌笆を解決するための手段】籲求項1では、小数点分 周時に周期的に発生する位相誤差をあらかじめ予測する ようにし、この予例した位相誤差を打ち消すようなパル 焼を得るためのローパスフィルタ(LPF)、3は上記 50 スを注入するようにして、この周期的に現れる位相誤差 (3)

特朗平11-266155 、

信号を補償するようにした。

【0007】請求項2の発明によれば、分数分周方式の 周波数シンセサイザを使用するときに生じる位相誤差信 号の出力電荷を相殺する電荷を書稿して、パルスを発生 させる位相補償パルス発生手段と、発生したパルスを位 相誤差信号に加算し位相誤差信号を相殺する加氢手段を 備えた。

3

【0008】調求項3の発明では、位相補償パルス発生 手段として、位相繁差の値を一周期の分数倍で表わした ときの分子の計算を行うアキュムレータと、この出力を 10 パルス発生タイミングに合わせてパルス発生用スイッチ 手段を制御するフリップフロップより機成した。

【0009】請求項4の発明では、電圧制御発振器の出 力周波数に反比例した電圧を発生させる周波数電圧変換 器と、位相補債パルス発生手段の出力と周波数電圧変換 器の出力とを乗算する乗算手段と、この乗算手段で増幅 されたパルスを上記位相談差信号に加算し位相談差信号 を相殺する加算手段とを備えた。

【0010】甜求項5によれば、電圧制御発振器の入力 を増幅するパッファアンプと、上記位相補償パルス発生 20 手段の出力と、上記パッファアンプの出力とを柔算する 乗算手段と、この乗算手段で増幅されたパルスを上記位 相誤差信号に加算し位相誤差信号を相殺する加算手段と を備えた。

[0011]

【発明の実施の形態】実施の形態1.図1はこの発明の 位相補債方法及びその回路の実施の形態1を示す回路図 である。図1中、図8と同じものは同一符号を用いて説 明を省略している。図1において、6は位相補償パルス 制御回路であり、位相補償パルスの大きさとタイミング を決定する。?は位相補債パルス発生回路であり、電荷 蓄積用スイッチ部?aと電荷蓄積用容量部?bと、パル ス発生用スイッチ部7cとよりなる。8は加算手段とし ての加算器であり、上記位相補債パルス発生回路?から 出力した位相補償パルスと位相比較器1から出力した位 相誤差信号とを加算して相殺することにより位相補債を 行う。上記位相補債パルス制御回路6と上記位相補償パ ルス発生回路?とで、位相補償パルス発生手段67が換 成される。

【0012】上記電荷蓄積用スイッチ部7aは一端が電 40 顔Pに並列検続された複数のスイッチ7mより成り、こ

補償パルス制御回路6により耐御されてオンオフする。 これ等各スイッチ7mは上記電荷養積用容景部7 bを構 成するそれぞれのコンデンサ7mを介してアース側に接 続されており、オンすることにより、各コンデンサ7ヵ には電荷がチャージされる。上記各コンデンサ7ヵの一 稿側(電源側)はそれぞれ上記パルス発生用スイッチ部 7 c を構成する複数のスイッチ7xを介して加算器8に 接続されるもので、このスイッチ7xがオンされること により、コンデンサイルにチャージされた電荷が放電さ れることにもとづくパルスが加算器8に供給される。こ れ等各スイッチ?xは位相補償パルス制御回路により選 択的にオンオフ制御される。

れ等各スイッチ7mは互いに運動するもので、上記位相

【0013】次に動作について、図2の各部位の波形図 を用いて説明する。なお、この動作は分周数N+1/M の時を例に取り説明するものである。図1、2におい て、少数点分周に起因する位相誤差信号は、TO=TV /Mを基準のパルス幅としてTO、2TO、3TO・・ ・nTOとなり、位相比較器の出力電流がIncとする と位相誤差がTOのときの危荷は、IpcxTOとな る。電荷管積用容量部7 bはC、2C、4C・・・2 (L-1) Cの容量を用いることによって電源区の電圧をV とするとC×V=Ipc×TOとなるように定数を決め ることでパルス発生用スイッチ部7cのスイッチ7xの 組み合わせによりIcpXTOの整数倍の電荷を発生さ せることができる。まず、FVがLの時に電荷蓄積用ス イッチ部?aのスイッチ?mを閉じ、パルス発生用スイ ッスチ部7cのスイッチ7xを開いて、電荷整積用容量 部7bに電荷を蓄積する。次にFVの立ちあがりに電荷 替積用スイッチ部7aのスイッチ7mを開いて、位相比 校器 1 から出力される位相課差信号を相殺するのに適当 な電荷書積用容量(電荷蓄積用容量部7 bに蓄積)につ ながるパルス発生用スイッチ部? cのスイッチ? xを閉 じて、位相補償パルスを発生させる。発生したパルスは 加算手段としての加算器8により位相比较器1の出力信 号に加算されることで、位相補償が行われる。すなわ ち、C、2C、4C、・・・2<sup>(|-|)</sup>Cの容量の組み合 わせを用いると、並列接続の合成容量は、それぞれの容 量の和であるので、

[0014] 【数1】

 $(2^{i}-1)C(\sum_{i=1}^{n}2^{(i-1)}C)$ 

 $C_1 2 C_1 3 C_1 (C + 2 C)_1 4 C_1 5 C (C + 4 C) \cdot \cdot \cdot$ 

【0015】のように (2<sup>1</sup>-1) C以下の全てのCの 整数倍の容量を作ることができる。そこで、C、2C、 4 C、・・・2 (1-1) Cの容量につながるパルス発生用 スイッチ7cの各スイッチ7xを1ビット目、2ビット 目、3ピット目、・・・1ピット目とし、ONのとき 1. OFFのときOとするような(ピットの2進データ 50 算を行っており、この情報をフリップフロップFFを用

に対応させると、n×Ipc×TOの電荷を発生させる ためには、nを2進数に整機したデータを各スイッチ? xに与えてやればよい。 なお、位相補償パルス制御回路 6は、一例として図3に示すようにアキュムレータAc を内蔵し、位相誤差の領州を分母としたときの分子の計 (4)

特開平11-266155

5

いてパルス発生タイミングに合わせてパルス発生用スイ ッチ部7 c に与えることで、位相誤差を相殺するパルス 、 を発生させることができる。なお、位相誤差については 例えば1/4分周の場合はつぎの通りである。

 $0\times1/F\phi$ ,  $1/4\times1/F\phi$ ,  $2/4\times1/F\phi$ ,  $3/4\times1/F\phi$ , 0

(4/4×1/Fφで可変周期で分周数を+1するか) ら) のようにあらわれ、アキュムレータはこの分子の 0 (4/4).1.2.3を計算し、カウントが0(4/ 4) のときに可変分周期の分周数を+1する働きがあ

【0016】実施の形態2. 本実施の形態2では、上記 電荷養積用スイッチ部78.パルス発生用スイッチ部7 cに代えて、図4に示すようにMOSトランジスタから 成る電荷蓄積用スイッチ部?dとパルス発生用スイッチ 部7cとから構成したもので、図1の場合と同様な位相 補償が行える。

【0017】実施の形態3.本実施の形態3では、上記 電荷鬱積用スイッチ部7a.パルス発生用スイッチ部7 cに代えて、図5に示すようにパイポーラトランジスタ から成る電荷蓄積用スイッチ部?【とパルス発生用スイ ッチ部7gとから構成したもので、図1の場合と同様な 位相補償が行える。

【0018】実施の形態4. 図6はVCO3の発振周波 数に応じて位相補債パルスの大きさを変化させる方式の 位相補償回路のブロック図を示す。VCO3の出力を周 波数に反比例する周波数電圧変換器10に入力し、その 出力電圧とパルス発生用スイッチ部7cの出力パルスを 桑算手段としての衆算器 9 に入力することで発展周波数 に反比例した位相補償パルスを発生させる。

【0019】この実施の形態4に係る方式は位相補償パ ルスはVCO3の発扱周波数に反比例して微妙に変化す るため、位相誤差の変化に対して正確に位相補償を行う ことができる利点がある。

【0020】実施の形態5.図7は実施の形態4を示 し、これは図6の周波数電圧変換器10の代わりに、V COSの入力電圧をパッファアンプ11で増幅して乗賞 器9に入力することで発振周波数に逆比例した位相補償 バルスを発生させるものである。

【0021】この方式は位相誤差が周波数に反比例する のに対し、位相補償パルスが逆比例するため、正確には 位相補償をすることができないが、発振周波数に対して 発振周波数の変化の幅が小さいときには位相誤差は近似 的に同波数に逆比例すると考えることができるため有効 である。また、この方式は回路構成が簡単なため小型化 に向くという利点がある。

## [0022]

【発明の効果】 舘求項 1 では、小数点分周時に周期的に 発生する位相誤差をあらかじめ予測するようにし、この うにして、この周期的に現れる位相誤差信号を補償する ようにしたので、後段にスプリアスを発生させることが なく、良好に位相誤差を補償できる。

【0023】請求項2の発明によれば、分数分周方式の 周波数シンセサンザを使用するときに生じる位相誤差信 号の出力電荷を相殺する電荷を蓄積してパルスを発生さ せる位相補償パルス発生手段と、発生したパルスを位相 誤差信号に加算し位相談差信号を相殺する加算手段を備 えたので簡単な構成で位相誤差を補償できる。

【0024】請求項3の発明では、位相補償パルス発生 手段として、位相與差の依を一周期の分数倍で表わした ときの分子の計算を行うアキュムレータと、この出力を パルス発生タイミングに合わせてパルス発生用スイッチ 手段を制御するフリップフロップより構成したので、腐 単な構成により位相補償パルス発生手段を実現できる。

【0025】請求項4の発明では、電圧制御発振器の出 力周波数に反比例した電圧を発生させる周波数電圧変換 器と、位相補償パルス発生手段の出力と周波数電圧変換 器の出力電圧とを乗算する乗算手段と、この乗算手段で 増幅されたパルスを上記位相談差信号に加算し位相調差 信号を相殺する加算手段とを備えたので、位相補償パル スを免損周波数に比例して変化させることができ、正確 な補償ができる。

【0026】請求項5によれば、電圧制御発振器の入力 を増幅するパッファアンプと、上記位相補償パルス発生 手段の出力と、上記パッファアンプの出力とを乗算する 乗算手段と、この乗算手段で増幅されたパルスを上記位 相誤差信号に加算し位相誤差信号を相殺する加算手段と を備えたので、発振周波数の変化の幅が小さいときに有 30 効に位相調差の補償が可能となる。

#### 【図面の簡単な説明】

【図1】 この発明の実施の形態1による分数分周方式 シンセサイザにおける位相補償方法及びその回路を説明 するためのプロック図である。

【図2】 この発明の実施の形態1による分数分周方式 シンセサイザにおける位相補償力法及びその回路を説明 するためのタイミング図である。

【図3】 この発明の実施の形態1に用いる位相補債パ ルス制御回路の一例を示すプロック図である。

【図4】 この兜明の実施の形態2による分数分周方式 シンセサイザにおける位相補債方法及びその回路を説明 するためのプロック図である。

【図5】 この発明の実施の形態3による分数分周方式 位相同期ループにおける位相補償方法及びその回路を説 明するためのブロック図である。

【図6】 この発明の実施の形態4による分数分周方式 シンセサンザにおける位相補債方法及びその回路を説明 するためのプロック図である。

【図7】 この発明の実施の形態5による分数分周方式 予測した位相誤差を打ち消すようなパルスを注入するよ 50 シンセサイザにおける位相相償方法及びその回路を説明 (5)

特開平11-266155

するためのプロック図である。

【図8】 従来の分数分周方式シンセサイザのプロック


【図9】 従来の分数分周方式シンセサイザのタイミン グ図である。


## 【符号の説明】

1 位相比較器、2 ローパスフィルタ、3 電圧制御 発振器 (VCO)、4 可変分周器、5 分周数切换回 路、6 位相補償パルス制御回路、7 位相補償パルス

発生回路、7 a 電荷蓄積用スイッチ部、7 b 電荷蓄 積用容量部、7c パルス発生用スイッチ部、7d 電 荷蕃積用MOSトランジスタ構成のスイッチ部、7e パルス発生用MOSトランジスタ構成のスイッチ部、7 【 电荷審積用パイポーラトランジスタ構成のスイッチ 部、7g パルス発生用パイポーラトランジスタ構成の スイッチ部、8 加算器、9 条算器、10 周波数電 圧変換器、11 パッファアンプ。


【図1】





[図9]

[図3]



(6)

特開平11-266155

